Andri Abdurrochman, S.Si., MT., Dessy Novita, ST., MT., Dra. Mariah Karyawidjaja, M.Si. Fakultas: MIPA Sumberdana: LITMUD Tahun: 2009 Abstrak: Untuk mempercepat penyampaian berita atau data dari suatu tempat ke tempat lain dibutuhkan peralatan yang bisa cepat memproses berita tersebut agar sampai ketujuan sehingga perlu dirancang Transmitter dan Receiver. Tujuan dari penelitian ini adalah perancangan Transmitter dan Receiver digital dengan Finite State Machine (FSM) dan diimplementasikan pada Very High Description Language (VHDL) dan Complex Programming Language Device (CPLD). Perancangan Transmitter digital menggunakan tiga input sinyal, dua output sinyal dan tiga variabel state dengan FSM sedangkan Receiver digital menggunakan empat input sinyal, tiga output sinyal dan empat state dengan FSM. Hasil penelitian didapatkan hasil simulasi pada Transmitter lama pengiriman data dari 100 ns